vivado 仿真（無 testbench）#
実行手順#
- 自分で作成した Verilog ファイルをプロジェクトに追加します。
追加後、vivado は自動的にファイル内のモジュールを認識します。
- ブロックデザインファイルを作成し、モジュールを追加します。
追加する前に、以下の警告が表示される場合はしばらく待ちます。
- 再度右クリックし、Add IP をクリックして以下のモジュールを追加します。
このモジュールをダブルクリックして、さまざまなパラメータを設定できます。
- 自動接続を実行し、追加したクロックソースを選択します。
- 浮遊しているピンを右クリックし、以下のオプションを選択してポートを作成します。
- 左側のソースパネルで、1 を右クリックし、2 を選択して bd ファイルを.v ファイルに変換します。
- 生成された新しいファイル上で右クリックし、それをトップファイルに設定します。
- シミュレーションを実行すると、シミュレーション結果が表示されます。
結論#
シミュレーションクロックモジュールを追加した後、RTL 分析や総合を行うとエラーが発生する可能性があります。おそらく、このモジュールは行動レベルのシミュレーションにのみ使用できるためです。
私は vivado の使用を始めたばかりで、多くの操作に慣れていません。間違いがあれば指摘してください。